第二十八卷 第九期 - 2015年三月二十七日 PDF
Counter
針對可靠的針腳限制介電濕潤晶片之考量電壓的晶片層級設計
葉昇翰, 張嘉文, 黃琮蔚, 余尚聰, 何宗易 *
國立成功大學資訊工程系所
 
字體放大
年來具有高產能、低成本的數位微流體生物晶片(Digital Microfluidic Biochips)逐漸受到重視,藉著精準地控制奈升大小的檢驗物與反應物液珠(Droplet),數位微流體生物晶片可以提供在許多應用,例如DNA序列、免疫分析、環境檢測、醫療診斷。而數位微流體生物晶片背後最主要的實作技術就是電濕潤晶片(Electrowetting on Dielectric)。如圖一(a),電濕潤晶片由二維電極陣列、周邊裝置(光感應器、液珠注入口)、和周圍電極版。藉著在各個時間點對不同的電極驅動著電壓,在電濕潤的作用下,液珠將會往被驅動的電極移動。藉此可以做到許多基本液體操作,如混和、運輸、分離液珠。隨著生化試驗複雜度的提昇,電濕潤晶片的需求也進入到高複雜度的時代。無疑地,我們需要電腦輔助設計工具來設計電濕潤晶片。電腦輔助設計工具能幫我們自動化設計、減少人力、提高電濕潤晶片的產能。

然而隨著晶片複雜度提升,其所需規格越來越複雜,若每個電極仍需要一個腳位(Pin)來控制,其將造成製造成本及消耗功率之增加,甚至會降低晶片之可靠度。為了減少針腳的使用數,可以將部分電極在不影響試驗進行的情況下,共用同一個腳位,此技術稱為廣播定址法(Broadcast Addressing)。
然而,訊號共享會造成有些電極以過高的電壓驅動,進而產生滯留電荷的問題。滯留電荷是電子滯留在電介質絕緣層的現象,會影響電濕潤力,也就是會影響整個電濕潤晶片的可靠度。除了電荷滯留問題之外,底層的繞線問題也增加了腳位限制電濕潤晶片設計的複雜度(如圖一(b))。此篇論文提出了一電腦輔助設計軟體,可以同時減低腳位個數與保持晶片的可靠度。而產生出來的設計也為電濕潤晶片層級設計提供了全面性的繞線解決方案。當中演算法包含了遞增搜尋法、以網路流為基礎的腳位與電極漸進配對法以及重新繞線的機制。以現存的廣泛使用之生化檢驗來測試我們的自動化設計工具,其結果表示我們的方法非常有效率,除提升了晶片可靠度,並大大降低了其製造成本。

圖一. (a) 電濕潤晶片之概觀 (b) 底層的繞線


References:

  1. T.-Y. Ho, J. Zeng, and K. Chakrabarty, "Digital Microfluidic Biochips: A Vision for Functional Diversity and More than Moore," Proceedings of IEEE/ACM International Conference on Computer-Aided Design (ICCAD-2010), pp. 578-585, San Jose, CA, November 2010.
  2. T.-W. Huang, T.-Y. Ho, and K. Chakrabarty, "Reliability-Oriented Broadcast Electrode-Addressing for Pin- Constrained Digital Microfluidic Biochips," Proceedings of IEEE/ACM International Conference on Computer- Aided Design (ICCAD-2011) , pp. 448-455, San Jose, CA, November 2011.
  3. S.-H. Yeh, J.-W. Chang, T.-W. Huang, and T.-Y. Ho, "Voltage-Aware Chip-Level Design for Reliability-Driven Pin-Constrained EWOD Chips," Proceedings of IEEE/ACM International Conference on Computer- Aided Design (ICCAD-2012) , pp. 353-360, San Jose, CA, November 2012.
  4. T.-W. Huang, S.-Y. Yeh, and T.-Y. Ho, "A Network-Flow Based Pin-Count Aware Routing Algorithm for Broadcast-Addressing EWOD Chips," IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems (IEEE TCAD), vol. 30, no. 12, pp. 1786-1799, December 2011 (Regular Paper).
  5. S.-H. Yeh, J.-W. Chang, T.-W. Huang, S.-T. Yu, and T.-Y. Ho, "Voltage-Aware Chip-Level Design for Reliability-Driven Pin-Constrained EWOD Chips," accepted in IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems (IEEE TCAD) (Regular Paper).
< 上一篇
下一篇 >
Copyright National Cheng Kung University