

漂移區具有淺溝渠絕緣結構之橫向擴散金氧半電晶體因熱載子導致導通電阻退化之研究

陳志方*、田昆玄、陳翔裕

國立成功大學電機工程學系、微電子工程研究所

jfchen@mail.ncku.edu.tw

IEEE Electron Device Letters, Vol. 29, No. 9, pp. 1071-1073, September 2008

為了降低成本與獲得較小的晶片面積，近年來高電壓元件逐漸與傳統的

CMOS元件整合在同一晶片上，而高電壓元件中的橫向擴散金氧半電晶體(LDMOS)，因為與標準CMOS製程有很高的相容性，因此廣泛地被應用在智慧型功率電路之應用中。因為智慧型功率電路內之電晶體是操作在較高的操作電壓之下，因此元件很容易有熱載子可靠度之顧慮，而較低導通電阻(on-resistance)之橫向擴散金氧半電晶體有較低的功率消耗，所以在熱載子可靠度之研究中，探討造成元件其導通電阻退化之物理機制是必要的。因此本文將針對漂移區具有淺溝渠絕緣結構之n型橫向擴散金氧半電晶體，探討熱載子對於元件導通電阻退化之影響。



本文所使用之元件為n型橫向擴散金氧半電晶體，此元件是由相容於0.25微米之CMOS製程所製造，元件的結構圖如圖1，此元件之特點為在n的漂移區內有淺溝渠絕緣(STI)之結構。此元件具有如下之特性：通道長度為0.3微米、閘極(gate)氧化層厚度為30奈米、閘極寬度為10微米、汲極(drain)的操作電壓為40 V、而閘極的操作電壓為12 V。為了探討熱載子對元件造成的損傷，本實驗把元件的源極(source)與基極(bulk)接地，然後對汲極施以40 V定電壓進行加壓測試，此測試是在室溫下進行，閘極的電壓為2.5 V至12 V，加壓測試時間是3000秒。在測試的過程中，元件的導通電阻定期的被監測，而且我們也使用製程模擬軟體與元件模擬軟體對元件進行模擬，接下來將會藉由嚴謹地分析實驗的量測結果與模擬結果，探討熱載子造成元件導通電阻退化之物理機制。




圖1、本文所使用元件之結構圖。




圖2、元件之導通電阻偏移與加壓測試時間的關係

實驗結果顯示元件的基極電流與閘極電壓關係圖共有2個峰值存在，第1個峰值在閘極電壓為4 V時發生，第2個峰值在閘極電壓為12 V時發生，而當元件固定汲極電壓為40 V，閘極電壓為2.5、4、8、或12 V等條件進行加壓測試時，閘極電壓為12 V時元件有最大的退化，因此本文以下的分析是聚焦在閘極電壓為12 V的測試結果。圖2為元件之導通電阻偏移與加壓測試時間的關係圖，加壓測試實驗條件為汲極電壓為40 V、閘極電壓為12 V，實驗結果顯示在加壓測試的初期，元件之導通電阻有異常變小的現象，在加壓測試的前10秒，導通電阻小於加壓測試前的導通電阻值(元件汲極電流變大)，但當加壓測試的時間增加後，導通電阻會大於加壓測試前的導通電阻值(元件汲極電流變小)。

圖。

為了研究元件導通電阻退化之物理機制，圖3(a)與3(b)分析元件在汲極電壓為40 V、閘極電壓為12 V的模擬結果，圖3(a)為元件的衝擊游離率(impact ionization rate)，很明顯地衝擊游離率有2個最大值，第1個最大值是發生在靠近通道的淺溝渠絕緣轉角處，第2個最大值是發生在靠近汲極的淺溝渠絕緣轉角處，圖3(b)呈現元件的垂直方向電場強度，正的垂直電場有利於電子注入，而負的垂直電場有利於電洞注入，依據圖3(a)與3(b)的模擬結果，我們可推論元件導通電阻退化之物理機制如下所述。在加壓測試的初期(前10秒)，在靠近通道的淺溝渠絕緣轉角處，因強大的衝擊游離率而產生眾多電子電洞對，其中電洞受到負的垂直電場吸引，而注入淺溝渠絕緣區，這些電洞注入可能造成電洞停在淺溝渠絕緣裏，而使n-漂移區產生負的映像電荷，導致漂移區有效濃度增加，進而使汲極電流變大而導通電阻變小。另一方面在靠近汲極的淺溝渠絕緣轉角處，因強大的衝擊游離率而產生的電子電洞對，其中電子受到正的垂直電場吸引，而注入淺溝渠絕緣區，這些電子注入可能造成電子停在淺溝渠絕緣裏或是產生介面狀態(interface state)，進而使導通電阻變大，此機制可解釋為何加壓測試10秒後，導通電阻會變大。




圖3、模擬之(a)元件的衝擊游離率，(b)元件的垂直方向電場強度。

為了驗證電洞停在淺溝渠絕緣區是否存在，圖4分析不同閘極量測電壓下汲極電流偏移與加壓測試時間的關係圖。當汲極電流是在低的閘極電壓下量測時(閘極電壓為3.5 V)，在淺溝渠絕緣區附近的電流路徑會較深，此論點可由圖5的電流路徑深度模擬結果得到證實。當閘極電壓為3.5 V時因為電流路徑較深，因電洞之存在而在漂移區產生負的映像電荷，其對於汲極電流增加的效應會較不明顯，因此若汲極電流是在閘極電壓為3.5 V時量得，則電流會隨加壓測試時間增加而持續減少，並沒有如電流在閘極電壓為12 V所量得，電流先增加再減少的現象產生，因此圖4的實驗結果顯示，電洞停在淺溝渠絕緣區是造成元件導通電阻在加壓測試初期有異常變小的物理機制。




圖4、元件在不同閘極量測電壓下汲極電流偏移與加壓測試時間的關係圖。




圖5、元件累積電流與深度之模擬結果。

藉由本文的研究，可明白因熱載子所生成之元件損傷，對於元件導通電阻退化之影響，並可瞭解造成元件導通電阻退化的物理機制，因此未來在製造橫向擴散金氧半導體時，本文所發現的導通電阻在加壓測試初期有異常變小之現象，應在元件可靠度檢測時加以注意。