第四卷 第二期 - 2008年四月二十五日
不同Cu計量比對於CaCu3Ti4O12的顯微結構、障壁結構、穩定性、導電以及介電響應之影響
方滄澤*、梅立人、何海鳳

材料科學及工程學系

ACTA MATERIALIA 54 (10): 2867-2875 JUN 2006

標準大小   字體放大
者電子產品的需求,電子元件朝向輕薄短小的方向發展,同時必須在各種環境中都能夠保持其穩定性,而電容器亦不例外。因此提高介電常數、降低介電常數對環境改變的敏感性,成為陶磁電容器的發展目標。在實際應用中就有制定出許多不同種類的規格如Z5U、Y5V、X7R等。一般在工業使用上為了要符合上述規格,常藉由添加物的的加入、多相的混合和製程方面的控制,來改善其介電特性,才能達成符合應用的需求。

結構化合物CaCu3Ti4O12於1967年被Deschanvres等人合成出,但其優異的介電性質是於2000年才被Subramanian等人發現。在工業上電容器的應用上,必須符合在使用的溫度範圍下保持穩定的性質。例如鈦酸鋇在居里溫度從立方相轉變成正方相之相變化時,其介電常數急速升高,此介電峰值變化過大不利應用,藉由製程控制或添加物的加入來改變其介電特性,使鈦酸鋇能在一般的使用溫度範圍,保持著性質的穩定。CaCu3Ti4O12在相當大的溫度範圍內,具有電容量變化量極少的性質。且不需藉由添加雜質元素以及複雜之製造過程的方式,即可達到高介電的需求及大範圍介電平穩現象。由於此材料具有相當高的電容量以及在應用上具有溫度的穩定性,使得此材料成為相當值得研究發展的方向。

文獻報導藉由組抗分析鈣銅鈦氧介電材料之介電行為,可以確定CaCu3Ti4O12電性為異質行為。CaCu3Ti4O12介電性質可用兩種理論模型解釋,其一為能障障壁模型(barrier-layer model),即顯微結構由半導化晶粒以及絕緣晶界所構成而造成巨大的介電常數。其二為電極效應所造成。而目前以前者之可能性較高。

在本篇文獻發現隨著不同Cu計量比的計量比下,可以觀察到緻密化速率會隨著Cu的含量增加而增加,另外CCTO與CC(3.1)TO之顯微結構有異常晶粒成長的現象發生,值得注意在顯微結構中,CCTO與CC(3.1)TO隨著燒結持溫增加,在晶粒周圍的CuO顆粒會慢慢消失,此現象顯示在形成CCTO時,CuO反應性較差,需要更長的持溫時間才會讓CuO慢慢溶解。根據之前研究利用TEM觀察顯示,Cu離子會偏析在晶界上,上述結果可以成功解釋其發生的機構。然而在CCTO中,Cu離子偏析在晶界上,代表在晶粒中會產生Cu離子缺乏(Cu-deficient),其可能的缺陷為Cu離子空孔,基於晶體內的電荷平衡可以推測產生的Cu離子空孔會造成Cu2+氧化成Cu3+,觀察Cu 2p3/2 XPS光譜中發現確實有Cu2+與Cu3+的訊號重疊,表示CCTO中確實有Cu離子缺乏(Cu-deficient)的現象產生,而CCTO半導的特性是由於電子在Cu2+與Cu3+間跳躍所造成的。

Cu缺乏與Cu偏析在晶界上的現象有助於了解CCTO形成絕緣性能障障璧結構(insulating barrier layers)的機構,此結構主要是因為晶粒內晶域邊界(domain boundaries)與晶界。前者在上篇文獻顯示,晶域邊界是屬於應變與非應變晶域的介面,這應變的區域是由於不一樣尺度的超晶格所構成的,晶界電阻的提升與介電的響應進一步證實了其是源自於Cu缺乏。

在這篇文章裡面我們證明在CCTO形成時,CuO反應是很慢的,Cu離子存在晶界會提升緻密化、引起不連續晶粒成長以及提升晶界電阻,從XPS光譜證實Cu3+離子的存在,這同時確立CCTO為Cu缺乏所造成,Cu缺乏是形成障璧結構發展成介面極化的要素,CC(2.9)TO介電常數比較低是歸咎於其具有較小的晶界面積,以及在晶粒內較難形成晶域所造成,這進一步支持大晶粒為提升介電常數的重要角色的想法。CC(2.9)TO與CC(3.1)TO的介電響應可以利用障壁結構來做描述,主要是決定於晶域邊界與晶界的厚度及導電度,會隨著溫度的升高而提升。我們發現CCTO為不穩定的結構,會逐步分解。
< 上一篇下一篇 >
Copyright National Cheng Kung University